1. JK Flip Flop (74LS112)
2. Switch
3. VCC
4. Ground
5. LED
6. Signal Generator
Pada percobaan ini menggunakan signal
generator, JK flip flop, LED, dan switch. Rangkaian merupakan rangkaian
Asynchronous Binary Counter, dimana output flip flop yang digunakan akan
berubah dari logika 0 ke logika 1 secara berurutan langkah demi langkah. Pada Asynchronous Counter tersebut, digunakan 4 buah
JK Flip - Flop yang disusun sejajar dengan input clock pada flip-flop pertama.
Input J dan K masing - masing dihubungkan ke VCC yang memberikan logika 1.
Dengan J dan K yang berlogika 1, maka JK flip - flop berada pada kondisi
toggle. Sesuai dengan kondisi JKFF apabila J dan K berlogika 1 dan kemudian
diberi input clock naik, maka output pada Q adalah logika yang berlawanan. Flip flop yang dikendalikan oleh clock hanya
flip flop pertama, untuk flip flop selanjutnya, clock didapat dari Q' dari flip
flop sebelumnya. setiap JKFF
memiliki jumlah clock yang berbeda - beda seperti Pada JKFF pertama membutuhkan 2 kali clock, pada JKFF kedua dibutuhkan 4
kali clock, pada JKFF ketiga membutuhkan 8 kali clock, dan pada JKFF keempat
membutuhkan 16 kali clock. Pada saat switch berada dalam kondisi ON, maka clock akan masuk ke flip
flop pertama dan menyalakan LED yang terhubung ke flip flop tersebut. Selama
logika yang masuk 1, maka LED akan tetap menyala. Karena pada Asyncronous flip flop mendapatkan logika
secara berurutan, sehingga grafik yang di hasilkan tidak sama, saat flip flop
pertama ‘1’ dan masuk ke kondisi fall, flip flop kedua membutuhkan ‘1’ dan
bersamaan dengan kondisi fall dari flip flop pertama, flip flop kedua tetap
berlogika ‘1’ begitu seterusnya sampai JKFF keempat.
1.
Analisa
percobaan output dari JK flipflop kedua, ketiga, dan keempat, apa beda dengan
JK flip flop 1? (Clue: Gambarkan timing diagramnya)
JK FLIP FLOP pertama memiliki output yang bergantung pada clocknya. Sedangkan sinyal output yang dikerluarkan pada JK FLIP FLOP kedua, ketiga, dan ke empat adalah tergantung pada clock flip flop sebelumnya, yang mana untuk JK FLIP FLOP kedua sinyal inputan untuk clock nya bergantung pada JK FLIP FLOP pertama, apabila clock pada flip flop pertama berlogika 0 sehingga clock nya aktif dengan clock nya aktif maka output yang semula berlogika 0 berubah menjadi logika 1 karena kondisi kaki J dan K nya berlogika 1 yang mana jika JK berlogika 1 maka kondisi tersebut disebut kondisi toogle sehingga apabila clock diberi logika 0 maka clock aktif sehingga menghasilkan logika yang bergantian dari 0 ke 1 dan sebaliknya sehingga apabila di Q berlogika 1 maka di Q komplement berlogika 0 dengan Q komplemen berlogika 0 clock flip flop 2 akan aktif karena Q komplemen terhubung dengan clock flip flop ke 2 sehingga output Q dan Q komplemen dari JK flip flop 2 akan menghasilkan logika bergantian dari 0 ke 1 dan sebaliknya. Begitu juga untuk JK FLIP FLOP yang ketiga, yang mana inputan sinyal clock nya bergantung dari JK FLIP FLOP yang kedua. Untuk JK FLIP FLOP yang ke empat, yang mana inputan sinyal clock nya bergantung dari JK FLIP FLOP yang ke tiga. Jadi, waktu keluaran JK FLIP FLOP yang pertama sama dengan waktu perubahan dari clock. Kemudian keluaran kedua (H1) menunggu input clock dari keluaran pertama sehingga memiliki waktu yang lebih lama dari H0. Begitu pula untuk keluaran ketiga (H2) dan ke empat (H3) memiliki waktu yang lebih lama dari keluaran sebelumnya karena menunggu input dari keluaran sebelumnya.
2.
Analisa output
dari rangkaian counter dan tentukan jenis counternya (Up atau Down) dan
jelaskan kenapa bisa jenis yang rekan maksud
Percobaan ini menggunakan rangkaian yang terdiri dari 4 buah flip-flop yang dihubungkan secara seri dengan 1 buah flip-flop. Flip-flop dihubungkan ke clock sebagai input pada rangkaian. Saat pulsa pertama keluar dari clock (1 ke 0), maka output QA akan berubah dari 0 menjadi 1. Output QB tidak berubah/tetap 0 karena pulsa yang masuk pada flip-flop B berubah menjadi 0. Flip-flop C dan D juga demikian, sehingga output yang ditampilan pada DCBA=0001. Pulsa kedua akan masuk dan flip-flop akan bekerja seperti sebelumnya hingga tampilan pada DCBA=1111. Pada saat pulsa yang terakhir (ke-16) datang maka output akan kembali semula (DCBA=0000). Sehingga dari percobaan yang telah dilakukan, rangkaian counter yang digunakan pada percobaan tersebut termasuk jenis Counter Down.
Tidak ada komentar:
Posting Komentar